Designware CXL IP核为人工智能、内存扩展和云计算应用提供低延迟和高带宽
加州山景城2019年9月18日 /美通社/ --
重点：
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布推出其用于人工智能、内存扩展和高端云计算芯片的完整DesignWare® Compute Express Link (CXL) IP核解决方案，其中包含控制器、PHY和验证IP核。CXL协议支持芯片与通用加速器、内存扩展器和智能I/O设备之间的低延迟数据通信，这些设备需要用于数据密集型工作负载的高性能异构计算。新思科技Designware CXL IP核解决方案符合CXL 1.1规范，并支持所有三种CXL协议（cxl.io、cxl.cache、cxl.mem）和设备类型，满足特定应用要求。CXL IP是核在新思科技用于PCI Express 5.0的DesignWare IP核基础上构建而成，已被所有关键市场细分领域的十几家领先半导体公司所采用，并已证明与生态系统中的一系列产品具有良好的互操作性。
英特尔研究员、英特尔I/O技术与标准主管Debendra Das Sharma博士表示：“Compute Express Link是新一代异构计算架构的关键促成因素，在这些架构中，CPU和加速器配合使用以提供最先进的解决方案。在新思科技等领先IP核提供商的支持下，我们正在开发一个有望让整个行业受益的稳定、创新型CXL生态系统。”
新思科技Designware CXL控制器可帮助设计师实现1GHz的时序收敛，并提供一个强大的512位架构，支持X16链路以获得最大的CXL带宽。此外，CXL控制器还提供可靠性、可用性和可维护性(RAS)功能，有助于维护数据可靠性，同时可成功调试和解决链接问题。32 GT/s PHY允许具有挑战性的长距离应用在功率、电压和温度(PVT)变化范围内出现超过36分贝(dB)的信道损耗。符合CXL标准的VC验证IP核使用内置序列、检查，以及所有链路配置（最多16个信道和32 GT/s数据速率）的覆盖，来验证i/o、内存访问和一致性协议功能。符合CXL标准的SystemVerilog测试套件可加快验证收敛，并作为源代码提供。
新思科技解决方案事业部营销副总裁John Koeter表示：“作为接口IP核领域的领导者，新思科技一直站在为新一代互连（如CXL）开发IP核解决方案的前沿，以帮助设计人员将必要的功能整合进他们的芯片中。利用在PCI Express 5.0方面的专业知识，我们将完整的DesignWare CXL IP核解决方案推向市场，使设计人员能够满足其芯片的内存一致性和快速数据连接要求，同时降低相关风险。”
上市和资源
新思科技符合CXL标准的PHY IP目前可用于16纳米、10纳米和7纳米FINFET工艺。CXL控制器和符合CXL标准的VC验证IP核现已推出。
详情请访问DesignWare CXL IP核和验证IP核网页。
新思科技DesignWare IP核简介
新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。新思科技广泛的DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP核、有线和无线接口IP核、安全IP核、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP核整合进芯片，新思科技IP核 Accelerated计划提供IP核原型设计套件、IP核软件开发套件和IP核子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP核开发方法使设计人员能够降低整合风险，并加快上市时间。垂询新思科技DesignWare IP核详情，请访问https://www.synopsys.com/designware。
新思科技简介
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）是众多创新型公司的Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司，新思科技长期以来一直是电子设计自动化(EDA)和半导体IP核领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问www.synopsys.com。
编辑联系人：
Camille Xu
新思科技
电邮：wexu@synopsys.com
Norma Sengstock
新思科技
电邮：norma@synopsys.com
