Chelsio采用新思科技DesignWare 56G以太网PHY IP核，加速高性能计算SoC开发

加州山景城2020年9月24日 /美通社/ --

重点：

• Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发
• 具有优化Floorplan的DesignWare 56G以太网PHY支持PAM-4信令和高性能算法并提供可靠的以太网链路
• 连续校准和自适应算法为恶劣条件下不同电压和温度范围内提供了稳健性能

新思科技(Synopsys, Inc.Nasdaq: SNPS)近日宣布，Chelsio已经采用新思经验证的DesignWare® 56G以太网PHY IP核，加速发展Chelsio针对高性能智能网卡(NIC)和服务器应用的SoC设计。DesignWare 56G以太网PHY IP核支持以太网、PCI Express、OIF和JESD等从1.25 Gbps到56 Gbps各种标准数据速率，同时由于其具有包括连续校准和自适应(CCA)的固件控制算法，能够在各种电压和温度范围内都能提供稳健的性能。

基于以太网验证IP核和源代码测试套件的SoC设计和验证具有易用性及最佳性能，可加速验证收敛。为了加快高性能计算SoC的发展，新思科技为Chelsio等公司提供了业界最全面的IP核解决方案，包括56G和112G以太网PHY、DDR5、PCI Express 5.0、die-to-die USR/XSR和HBI PHY、Compute Express Link(CXL)及CCIX。

Chelsio Communications首席执行官Kianoosh Naghshineh表示：“用于超大型数据中心网络和存储的新一代高速以太网互连SoC需要具有灵活性以及可扩展架构的成熟的IP核解决方案。经广泛的评估，我们选择了经验证的DesignWare 56G以太网PHY IP核，原因在于其最可靠的连接和性能优势能够满足我们的高性能设计要求。”

新思科技解决方案事业部营销高级副总裁John Koeter表示：“云计算工作负载的显著增长推动了面向计算、存储和网络应用的新SoC架构的发展。通过为高性能计算SOC开发者提供最基本和最可靠的IP核新思科技协助Chelsio等公司解决设计所面临的性能、延迟和内存需求，迅速将产品推向市场。”

上市和更多资源

DesignWare 56G以太网PHY IP核现已上市。垂询详情，请访问DesignWare 56G以太网PHY IP核和高速SerDes PHY IP核网页。

DesignWare IP核简介

新思科技是面向芯片设计提供高质量经过验证IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的深度耕耘、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。垂询DesignWare IP核详情，请访问https://www.synopsys.com/designware。

新思科技简介

新思科技（Synopsys, Inc. , 纳斯达克股票代码：SNPS）是众多创新型公司的 Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，新思科技长期以来一直是电子设计自动化（EDA）和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统（SoC）设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问 www.synopsys.com。