新思科技推出IC Validator NXT 物理signoff周期缩短2倍

加州山景城2019年3月26日 /美通社/ --

重点：

• 行业领先的扩展能力，可扩展至2000多个核心，数小时内实现全芯片物理signoff
• Explorer DRC创新技术在SoC集成期间将DRC速度加快5倍
• IC Validator NXT物理signoff技术已被多个客户部署到云端，确保按进度完成流片
• 搭载IC Compiler II的融合技术与结合Custom Compiler的Live DRC助物理signoff加速完成

新思科技 (Synopsys, Inc.， 纳斯达克股票市场代码: SNPS)近日宣布推出下一代IC Validator NXT物理验证解决方案，让设计团队能够将先进工艺节点的物理signoff周期缩短2倍。IC Validator NXT以独特的技术创新，满足物理验证工程师的重要需求，提高他们的生产力。IC Validator NXT大规模并行分布式处理架构与扩展至2000多个CPU的能力相结合，可在数小时内完成全芯片物理signoff。全新突破性技术Explorer DRC在CPU数量少5倍的情况下，运行速度却快5倍；并且在芯片集成期间，通过热图实现设计规则检查(DRC)数量级调试加速。IC Validator NXT已被多个用户成功部署到云端，可满足他们紧凑的流片进度安排。IC Validator NXT的Live DRC技术搭载了Custom Compiler^™，可在几秒钟内提供即时DRC反馈，并建立起交互式设计验证流程。

新思科技芯片设计事业部副总裁Dan Page表示：“随着设计人员开始采用7nm及更新的工艺节点，按进度完成物理验证正成为一项重大挑战，而流片延迟会对用户在产品生命周期内创造收入和确保盈利能力产生重大影响。我们新推出的创新技术IC Validator NXT具有突破性的性能可扩展和可视化能力，并为设计人员提供了生产芯片的最快途径。”

作为新思科技Fusion Design Platform^™其中一个重要组成部分，IC Validator包含一套全面且高度可扩展的物理验证工具，涵盖DRC、LVS、可编程电气规则检查(PERC)、虚拟金属填充和可制造性设计(DFM)等增强功能。IC Validator在设计上以实现高性能和可扩展性为宗旨，利用智能内存感知负载调度和平衡技术，让主流硬件得到最大程度的利用。它可在多台机器上同时使用多线程和分布式处理方法，利用可扩展性优势，扩展到2000多个CPU。